AMD 10h

2006年超微技术分析日上，宣布使用持续晶体管改良（CTI）与共用晶体管技术（STT）引入硅锗绝缘（SGoI）的65纳米SOI制程来制造K10架构（包括Turion/Turion 64在内，架构系列号为11h）的处理器芯片，以缩小其芯片面积和降低处理器的耗电量[12][13][14]。

2008年开始，在国际商业机器（IBM）的协助下，超微导入45纳米SOI Ultra-LKMG 制程，但仍未使用HKMG技术，主要用于生产Phenom II系列、Athlon II系列的处理器。[15]2010年，由超微芯片制造事业部拆分出来的格罗方德（GlobalFoundries）开始导入32纳米SOI HKMG制程，来制造架构系列号为12h的处理器制品，主要是A/E2系列Fusion APU和Athlon II X4/X2系列部分型号；部分型号则使用台积电的40纳米制程，主要是C/E系列Fusion APU。[16]

服务器等级的产品使用LGA封装的Socket F或是Socket F+（1207个触点），向下兼容与旧有的Socket F平台。桌面型的芯片使用PGA封装的Socket AM2或是Socket AM2+，兼容于旧有的Socket AM2平台，而Quad FX平台的Phenom FX则采用Socket F插座[17]。

原本服务器平台会推出使用Socket G3（1305针脚）的处理器，然而，2009年超微推出45纳米版K10以后，为支持DDR3内存，企业级处理器仍为LGA封装但改用Socket G34和Socket C32插座，不向下兼容于旧平台，原Socket G3也被取消。桌面型在2009年后则改用PGA封装的Socket AM3，主板上有941个脚位，处理器上则有938个针脚，但旧有的Socket AM2/AM2+的处理器不能兼容于新插座，因为旧处理器上的940个针脚的排布与Socket AM3的941个脚位排布不兼容，但是Socket AM3的处理器是可以兼容于旧有的Socket AM2/AM2+插座，只是HT总线带宽会有所降低。[18][19]

超微没使用类似英特尔的超线程技术实现多线程，仍然继续使用多内核来实现多线程，此时对手英特尔的Core微架构同样也是芯片级多线程的设计。K10微架构一开始就是原生四内核的设计。对手英特尔的Core微架构的内核设计是原生双内核，四内核的产品是通过多芯片模块（MCM）来实现。[20][21]但超微这种原生四内核的线路复杂度要比原生双内核的要高得多。对手英特尔则在2008年末推出的Nehalem微架构，采用的则是处理器模块化设计，把处理器内核、电源管理、内存控制器、总线控制器等全部模块化，以降低多内核处理器的设计难度。[22]

“Barcelona”内核照片

沿用超传输（HyperTransport，或称HT总线）点对点串列总线，共8个节点，规格升级为3.0，缺省运作时脉2600MHz，单向数据吞吐量为5.2GT/s。HyperTransport 3.0可以向下兼容于HT 2.0和HT 1.0，以牺牲发送性能为代价。[21]对手英特尔在2008年末的Nehalem微架构也使用了和HT总线类似的QPI（Quick Path Interface，快速信道界面）总线。[17][23]

65纳米制程的“Barcelona”内核的超微皓龙（AMD Opteron），可见原生四内核的设计

45纳米制程的“Istanbul”内核的超微皓龙（AMD Opteron），原生六内核的设计

45纳米制程的AMD Phenom II X4 840

AMD Phenom II内核图解

K8系列的处理器内置内存控制器，可增进内存性能的同时对内存延迟有较高要求，高延迟将会降低性能。DDR2 RAM相较于DDR RAM的延迟更大，是由于内部驱动时间是时脉的1/4，是DDR的1/2时间，然而指令速度相对较快的DDR2也产生了其他降低延迟的功能（像是附加延迟），只比较CAS延迟就不完善了，像是Socket AM2处理器的内存性能与Socket 939平台使用DDR400的性能相似。K10处理器也延续了这个特性，支持高达1066MHz的DDR2 SDRAM。[17][24]后来45纳米版K10，支持最高1600MHz的DDR3内存，同时保留对DDR2内存的支持。消费级和企业级的处理器均支持ECC内存，[21]企业级处理器还支持FB-DIMM。

无论是DDR2时代还是DDR3时代，在K10架构上（包括10h、11h和12h），处理器上有两个独立的内存控制器，对应每信道一个控制器。旧有的K8架构处理器虽支持双信道内存但只有一个内存控制器。K8的模式是1*128比特模式，亦称为Ganged Mode（对称双信道）。而K10架构的内核是2*64比特模式，亦称为Unganged Mode（不对称双信道）。超微称后者由于使用了较多的Banks，所以内存性能实际上提升了10%，和不少的媒体的性能测评结果无太大区别。由于拥有两个内存控制器，处理器对内存的兼容性更佳，即使用不同厂家的内存，用家可在BIOS中针对不同的内存调整其参数。[25] 这两个独立的64比特内存控制器，每个有自己订定地址。在重度随机内存访问的多线程环境下能够更有效率应用带宽。此动作相对于之前的「交错式」设计，两个64比特数据是统一地址空间的。[21]

除此以外，K10还添加了这些特性：[21][23]

• DRAM预取（以供缓冲读取）
• 缓冲过的爆发回写（writeback）到RAM以减少冲突
• 48比特内存寻址线，能够提供256TiB内存子系统
• 内存镜射，支持数据毒药与增强型RAS

Phenom II相较于Phenom还进行了内存访问优化。[26]

一级缓存，每内核的指令缓存和数据缓存均维持64KB，每内核共计每内核128KB。二级缓存为512KB每内核，而A系列APU（12h）中则扩增至1MB每内核，采用共享观察替换机制。服务器型号和部分高端型号具有三级缓存，65纳米版K10为32路2MB，所有内核共享，而到了45纳米版K10（首发“Shanghai”内核），则扩增至6MB。[21][26]

其它改进包括：[21][23]

• 缩短访问延时
• 读入重新编排与改进预测机制，能够加倍提升CPU的读取负载以增进处理器在科学与高性能计算作业的运算能力
• 支持在其他访问作业前再排序
• 预取可直接进入一级缓存而不是从L3至L2至L1那样逐级进入
• 更大的转译后备缓冲器（TLB）架构，支持1GiB大分页入口与新的128路的2MiB分页TLB

45纳米版本的K10上，Phenom II还加入了更多的改进优化，如内存访问优化、平衡智能缓存、AMD预取技术等，旨在提升每时钟周期的运行指令数量（IPC）。[16]还降低三级缓存和二级缓存的访问延时，旨在提升多线程性能。[26]

K10架构支持英特尔授权的MMX、SSE（1、2、3）等指令集，支持超微独有的3DNow!、Enhanced MMX、MisAligned SSE、NX-bit等指令集。添加超微独有的SSE4a指令集：包含监视位移指令 EXTRQ、INSERTQ 及无矢量流线保存指令 MOVNTSD、MOVNTSS；添加比特处理指令LZCNT和POPCNT。

支持不整齐的SSE读取运行指令（通常需要16字节的长度）[27]

K10架构图解

K10单个内核
64-bit FP/SIMD：64比特浮点运算单元/SIMD单元
80-bit FP/x87/SIMD：80比特浮点运算/x87/SIMD单元
Load/Store Unit：加载/存贮单元
64KB L1 Data Cache：64KB一级数据缓存
Integer Pipeline：整数管线（整数调度运算单元）
L2 Cache Controller：二级缓存控制器
Instruction Decode Reorder/Branch Pipeline：指令解码重排/分支预测管线
64KB L1 Instruction Cache：64KB一级指令缓存

SSE128：宽度为128比特的SSE单元，每颗内核中的SSE运行单元宽度较K8的加倍，相应地还加宽L1数据缓存接口带宽，允许一次读取两个128比特宽度（K8一次能读取两个64比特宽度）

其它运行管线改进[21][23]

• 更低的整数除法延迟
• 512路的间接分支预测与更大的回归堆栈（2倍于K8）与分支目标缓冲
• 边带堆栈优化器，运行增加/减少寄存器堆栈指针
• 加速CALL与RET-Imm指令（之前是被微码化）与MOVs指令从SIMD寄存器移动到一般用途的寄存器
• 提供给虚拟化技术的鸟巢式分页表，可减少25%的切换时间

每个处理器内核和内存控制器的电源管理单元是独立的，能够提供更有效率的电源管理，最初超微命名为“动态独立内核控制”（DICE）或“双动态电源管理”，而现在改为增强型PowerNow!，允许各内核与内存控制器动态的调整功率需求[28]，这种电源管理方式坊间又俗称“双面供电”。但这种供电方式对主板的供电模块要求较高，因为若需要获得更佳的性能与能耗比，内存控制器部分需要独立供电单元，与处理器内核的供电单元需要分开，亦即一些主板上所称的“N+M相”供电（N相为处理器内核供电，M相为内存控制器供电）。

电源管理支持Cool 'n' Quiet 2.0（凉又静，后期K10.5/12h升级为CnQ3.0）技术，提供5个P-States（电源状态），每个状态均有一个对应电压（VID）和对应时脉（FID），根据不同的负载需要调整电压和时脉，每内核独立调整。[21]K10.5和12h的Cool'n'Quiet 3.0更支持HT总线的电压调整和更多的电源状态支持，而且电压、时脉的调整改为基于整块处理器的负载水平，除此以外还提供更好的待机功耗控制、缓存电源管理、兼容Energy Star 5.0节能技术，减少休眠状态下近一半的电能消耗。[29]

6内核版本的K10以及12h的Thuban/Zosma/Llano内核（Phenom II X6 1000T/X4 900T系列、Fusion APU A8/A6/A4/E2系列）还仿效英特尔的Nehalem架构，引入动态超频技术——TurboCore，允许在处理器不超过热设计功耗的情况下根据处理器的负载程度，对处理器中一半数量的内核进行动态超频，并降低闲置内核的时脉和电压。

热设计功耗从17瓦一路涵盖至140瓦，包括K10/11h/12h的制品。

AMD为K10架构的处理器推出了新的AMD 700芯片组系列，并且与超微自家的ATI Radeon HD 3000系列显卡和K10架构处理器组成“蜘蛛”（Spider）3A平台。后来45纳米版Phenom II处理器推出时，AMD 800芯片组系列也顺势推出，基于700芯片组系列改进优化，并与Phenom II处理器、ATI Radeon HD 4000系列显卡组成“龙”（Dragon）3A平台。超微还为自己的平台推出了软超频软件：AMD OverDrive和AMD Fusion。[30]

超微在并购ATI以后，2006年10月25日宣布了“Fusion”计划，在处理器上内置图形处理器，两者集成至一块芯片上并以CrossBar链接，共用内存控制器（但仍非统一寻址空间），图形处理内核除了可进行图形处理外还可通过OpenCL等异构运算接口进行协同运算。除了显示内核以外，还将北桥的绝大部分移到处理器芯片上，像是PCI-E控制器等。

在2006年7月21日，AMD总裁及首席首席执行官（COO）Dirk Meyer 与高端副总裁 Marty Seyer 证实了新架构 Revision H微处理器的发表日定在2007年年中；此架构的四内核处理器会应用到服务器、工作站及高端台式机，而双内核的版本则主打消费市场。部分在2007铺货、 Revision H Opteron 的 TDP 为 68 W。

2006年8月15日，AMD 发布了第一颗 Socket F（即 Socket 1207）接口的双核Opteron处理器，并同时宣布四核Opteron处理器已经达到最终设计阶段（tape-out）。接下来是测试和检验阶段，再过几个月就开始生产工程样本（Sampling）。[34]

在2006年11月，部分报导流出了桌面型的代号为Agena，Agena FX，[35]这些内核的时脉从2.4 GHz - 2.9 GHz 不等，单一内核拥有512 KiB L2 缓存，单颗CPU有2 MiB L3 缓存，使用 HyperTransport 3.0，TDP 为 125 W。[17]而最近的报导指出以该架构为基础的宏内核Spica与具备L3缓存的双内核Kuma，还有没L3的Rana也都被证实存在。[35][36]

在2006年12月14日的2006 AMD 分析日，AMD发表服务器、桌面型及可携型处理器的产品生命期。[37]在服务器方面，AMD将发表两种基于提供多路架构的Barcelona与一路的Budapest处理器[37]。桌面型将完全改变所有处理器的生产线。65纳米制程的宏内核"Lima"处理器将在2007年Q1出现，而Sparta是目前65纳米Sempron的制程更新将在2007年Q2问世，HyperTransport 3.0 与 Socket AM2+也将发布，其特别设计为上述使用四内核桌面型处理器系列，与在那之后命名惯例会从市名改成星座名，就像Agena。此外，AMD Quad FX 平台及其后继将会提供高端双处理器版本的芯片Agena FX[35]，以更新 AMD Quad FX 平台。作为服务器芯片Barcelona，新的桌面型四内核系列将会提供共用L3缓存、128-bit浮点单元与先进的微架构。Agena提供给桌面型平台的原生四内核处理器。Kuma则是此架构的双内核处理器，将在第三季出现。而Rana是没有L3缓存的双内核处理器将在年底问世。[35]

高端的K10桌面型微处理器将不再使用Athlon名称，会以Phenom的姿态出现。 [38]。而没有L3缓存的Rana低级处理器将会继续使用Athlon 64 X2的名称。[39]

型号表格请参阅AMD Phenom、AMD Opteron。 目前K10产品则有两代，一代为65nm的Phenom，Athlon 7XXX系列，第二代则为45nm的 Athlon II系列和Phenom II系列。

根据报导在四月初将会出现一系列拥有较低TDP(45W)的型号，[40]，且越来越多的信息指出即将推出的芯片Montreal[41]采用多芯片模块（MCM）技术将两个"Shanghai"内核封装成高达12MiB L3缓存的版本[42]，官方仍称K10架构，而坊间代号则为AMD K10.5。[9]

太平洋电脑网的一篇报导指出，Phenom II还对STARS内核进行了改进（该架构被称为K10.5）。[43]

在2006年9月30日，AMD第一次公开现场展示原生四内核处理器Barcelona运行于Windows Server 2003 64-bit Edition。[44]AMD声称比Intel Xeon 5355多出70%的性能增进[45]。更多关于这第一版的次世代AMD微处理器，包括时脉等设计细节也能够在网络上看到。[46][47]

在2007年1月24日，AMD的运行部副总裁Randy Allen声明在现实测试中，各式各样的压力测试，Barcelona能够提供Intel Xeon Clovertown的二路四内核处理器多出约40%的性能。[48]在相同时脉下，该内核的浮点运算性能预期可提供K8系列的1.8倍[49]。

由于相似的时间表造成相似的微架构，以至于可携型平台的低功耗芯片的焦点与小型化尺寸的特点变的相似。此为架构将包含可携式平台的独特功能，像是以可携式平台作优化的crossbar switch、内存控制器、包含电源管理的HyperTransport 3.0，及其他林林总总。此时AMD简单的称它为“新的可携型内核”（New Mobile Core），而并没有给它特定的内部代号。

在2006年12月的分析日，运行部副总裁Marty Seyer发表新的可携型的内核“Griffin”，将在2008年正式铺货。[50]

2009年末开始，超微推出了“Fusion”计划的产品，基于K10架构，但集成图形处理器和北桥。主攻桌面型集成平台、HTPC、笔记型电脑等领域。

在2007年底到2008年 第二季，将会改成 45 nm 制程制造此内核[51]，而且加强 FB-DIMM 支持、直接连接架构 2.0（Direct Connect Architecture）、加强 RAS、还有一些其他的加强。这个平台也会加入虚拟化 I/O技术、PCI Express 2.0、10 Gbit NIC、更大的缓存及其他东西。

然而，该报导也暗示由于 FB-DIMM 的用户不多，将会从未来产品线中移除支持[52][53]。并且，FB-DIMM的未来会不会变成工业标准也是问题。

最近的 The Inquirer 已证实了时间表。根据报导，会有三种内核出现：第一个是 Barcelona ，在2007年Q2铺货，搭载着新的微架构，但是使用旧的 HyperTransport 2.0 链接界面；另一个是提供给单一 Socket AM2+或 AM3插槽的 Budapest，使用 HyperTransport 3.0；最后是小改版服务器CPU的 Shanghai，使用 45 nm 制程[54]，搭载 HyperTransport 3.0 与 DDR3 内存，将在2008年舖货。[55]

在 2008年，AMD将会引入 Deneb FX来更新 AMD Quad FX 平台，在主流平台则是提供 Deneb。而 Kuma 与 Rana 在低级市场也将会被 Propos 与 Regor 取代。Socket AM2+是在2006年底订定的规格，与AM3的脚位相同，不过由于代号区分，所以下一代支持 DDR3 的脚位是 AM3。[56]

由于超微原生四内核处理器的设计过于复杂，以及制程技术所限，造成早期4内核的Phenom处理器的性能不如预期，也不如对手英特尔的非原生四内核的制品，发热量表现也不尽人意。[15]

为对付英特尔的双内核处理器，超微除了继续Athlon X2、Athlon 64 X2的生产（但架构更新为K10）以外，还推出了对手所没有的三内核x86处理器（尽管三内核PowerPC处理器早在XBox 360上已出现），命名为Phenom X3，尽管发热量和功耗水平与对手存在差距，但其性能表现比对手的旗舰级双核处理器要更优胜。[15]

K10架构初期除了性能没达到预期以外，B2/BA步进的制品还被爆出转译后备缓冲器有瑕疵，即TLB BUG。这个硬件电路的BUG使得K10架构处理器无法顺利提升时脉而无法推出更高时脉的处理器，而且在某些较重的数据负载中会出现程序出错甚至死机，影响系统稳定性。为解决问题，超微发布了新版BIOS进行软件修复（实际上是停用TLB），但这样做使得原本不佳的性能更差（降低约10%至30%的性能，B2步进的Phenom 2.3GHz只等于B3步进的2.0GHz）。后来不久超微推出了B3步进的制品，修正硬件电路BUG，其制品型号也有所变更，以增加消费者购入的信心。[15][57][58]

除了TLB BUG以外，早期K10架构的处理器制品在液氮冷却环境下还会停止工作，被称为Cold BUG，这个BUG使得早期K10架构的处理器无法用极端的冷却手段进行极限超频。直到45纳米版本Phenom II才修正了这个BUG。[15]

AMD Phenom X4 9950的针脚

超微除了推出锁定倍频的处理器以外，还延续了K8时代推出的Athlon 64 X2 5000+Black Edition（黑盒版）不锁定倍频的规矩，推出了不锁倍频的黑盒版处理器。[15]如AMD Phenom X4 9950 Black Edition以及后来的AMD Phenom II X4 955 Black Edition。

超微三内核的和部分双内核的处理器实际上是由原来四内核芯片中屏蔽有瑕疵的内核来获得的，部分三内核/双内核的处理器在支持ACC（Advanced Clock Calibration）高级时钟校准功能的主板上有可能打开被屏蔽的内核。[15][59]

以初期的K10架构为例，由于超微的四内核处理器在生产过程中，有一部分生产出来的芯片达不到技术规格要求，如缓存有瑕疵、部分内核的时脉无法往上提升等，一级/二级缓存或内核有瑕疵的，就将问题内核屏蔽，仅三级缓存有问题的，就屏蔽三级缓存，这样一来就有了原生四内核架构的双内核和三内核并带三级缓存或是不带三级缓存的处理器，降低型号和售价并推出市场。[60][61][62][63][64][65]

而超微推出的700系列芯片组中，为提升系统稳定性（特别是超频以后），在南桥芯片（SB710、SB750）上添加了“高端时钟频率校准”（ACC，高级时钟校准）特性，可以使南桥芯片直接连通处理器。但是这个功能被一些PC玩家发现，一颗较低级的AMD Athlon双内核处理器（K10架构）或Phenom三内核处理器（后来的Phenom II和AthlonII上也是），在一些主板的BIOS上，适当调整ACC的参数设置后重启发现处理器内核数变为四内核而且型号不可识别（但有部分型号例外），也有部分CPU操作后内核数量不变但多出三级缓存。这个特性随后便被公之于众，亦即“开核”。[62][66]开核使得AMD的一些低级处理器变得极具性价比，但是伴随而来的是随时都有可能发生的系统不稳定和死机，毕竟被屏蔽的部分是有瑕疵的，而且相当注意处理器生产出厂周期和编号，对主板要求也颇高。[63][64][67]后来的800系列芯片组，超微将ACC功能内置于北桥芯片并改为全自动控制，尽管如此但一些有实力的主板厂商仍能开发出基于800芯片组系列的开核设置。